執行現況與成果
團隊成員
先進製程之高密度三維蝕刻孔電阻式記憶體元件與陣列設計開發
主持人
共同主持人
N16製程實現之密度達0.12 Gbit/mm2三維非揮發電阻式記憶體128 Mb陣列
實際驗證在16nm技術節點中，在與此CMOS鰭式電晶體邏輯製程完全相容下，以7層金屬層堆疊的三維通孔電阻式記憶體2T4XR元件來建構下線晶片密度(SLC)達到0.13 Gb/mm2的128Mb實體陣列。透過電性分析確認堆疊共計8層的雙位元通孔電阻式記憶體特性，採用鰭式電晶體控制的電阻轉換操作和足夠的讀取視窗；同時透過電流限制的操作，使通孔電阻式記憶體具備二位元多層次儲存的特性，進一步提升記憶體密度。
新型雙位元鎖存器式記憶體內運算元件將高密度電阻式記憶體結合數位邏輯閘”鎖存器”概念實現於奈米級CMOS前端邏輯製程，將互補非揮發性資料儲存於雙位元HKMG電阻對之中，資料的寫入與清除皆可於40奈秒(ns)內達成，單一位元的資料讀取可於5奈秒內完成，有效減少了43%的能耗，儲存資料在元件內直接進行邏輯運算，利用一輸出電晶體的放大特性有效提升了讀取視窗，實現超過800倍之開關電流訊號比。並展現多階儲存單元特性，應用於類神經運算晶片之多位元的類比乘積累加運算，實現高密度權重組態儲存。
以化學氣相沈積法與電漿輔助方式全程400℃在銅導線上成長石墨烯，透過調整氣體流量、升溫參數與電漿參數，控制石墨烯的厚度、電性與品質。已驗證16nm技術節點晶片寬度0.4~10 µm銅導線上石墨烯的成長技術，樣品製備完成後以拉曼頻譜確認銅導線上的材料為石墨烯，並分析不同參數下成長的石墨烯品質；已證實石墨烯/銅薄膜的導電度高於純銅，已在16nm技術節點平台製作知晶片上成長石墨烯/銅導線結構，期望實現低電阻石墨烯/銅複合導線於16nm技術節點晶片。
