執行現況與成果
團隊成員
次奈米二維場效電晶體關鍵材料與元件技術開發
主持人
共同主持人
本計畫是以二維半導體作為電晶體通道材料為核心之技術開發，上下串連整合四個核心的製程議題，包含: (1) 晶圓尺度之單原子層材料成長、轉移與堆疊 ;(2) 元件之通道改質與電性控制 ;(3) 金屬半導體接面之電子軌域耦合控制;(4) 單片式整合三維積體電路。此計畫之目標是將二維層狀化合物半導體從實驗室的展示架推向矽製程平台，預期在計畫執行完畢時驗證雙閘極二維電晶體和矽基鰭式電晶體的三維垂直整合的應用，我們將6顆電晶體三維整合成靜態隨機存取記憶體(SRAM)，為達到此目標，本計畫將積極開發雙閘極N-型多層二維電晶體與P-型矽基鰭式電晶體，進行上下整合成CFET，並 展示單晶片式三維積體電路之基礎邏輯電路應用。
（左圖）Monolithic Si-P-FinFETs(Tier 1)/dual-gate 2D N-FETs(Tier 2) 3DIC示意圖。（右圖）Dual-gate 2D N-FETs和Si P-FinFETs三維整合6T-SRAM結構示意圖和電路圖。
子計畫一之核心在於大面積二維薄膜的成長和高質量轉移技術的開發。團隊成功開發出高質量的二維材料轉移技術，相關成果發表在國際知名學術期刊“Advanced Functional Materials” (IF:19.9) 上，題目為：Rational design on wrinkle‐less transfer of transition metal dichalcogenide monolayer by adjustable wettability‐assisted transfer method。本研究開發了一種可調節潤濕性輔助轉移方法，使用不同的轉移介質混合物來減少皺紋的密度，實現了高質量的二維材料的轉移，提升了二維channel材料的固有電學性能。通過控制不同比例的醇和去離子水的轉移介質的潤濕性，TMDC單層順利地附著到目標基材上，從而實現無皺紋的轉移TMDC單層。通過這種方法，皺紋的密度與傳統的純去離子水轉移方法相比可以減少15-20%。採用醇水混合的方法轉移的MoS2單層可以實現載流子遷移率增強（20-35 cm2V-1s-1），這比純水轉移的載流子遷移率大30倍。本研究為後續大面積二維薄膜材料的轉移技術開發提供很好的技術支撐，在後續的計劃開發中我們採用此法也成功的實現了高質量大面積的二維通道材料的轉移。
在子計畫二，我們研究Bi、Ti兩種金屬在通道材料 Bi2O2Se之接觸特性與接面清潔技術，製作出室溫電子遷移率最高達到769 (cm2/V∙S)的Bi2O2Se背閘極電晶體。為了避免受到通道材料Bi2O2Se厚度不同的影響，我們在同樣製程參數條件下，製作對照組，其中Ti所製做出的電晶體在驅動電流、電子遷移率的部分全數高於使用半金屬Bi的電晶體並且驅動電流有著將近2倍的差距，得以看出Ti更為優異的接觸特性，並且在經過統計後，更進一步確認Ti為高性能場效電晶體最佳的接觸金屬，驅動電流最高可達2×10-4 (A/µm)，電流開關比則來到極高的109，展現出了絕佳的元件性能。
可重構場效應晶體管（RFET）被認為是下一代電子產品的潛在候選者。 雖然其能有效簡化電子元件製造的複雜性，但卻需要外部靜電場在操作時進行極性配置，導致巨大功耗成為該元件關鍵的缺陷之一。 在這裡，我們提出了一種基於 SiO2/Si 襯底上的 h-BN/2D通道/h-BN 異質結構的全二維光捕獲 RFET，它具有非揮發記憶特徵和動態可調的極性功能。通過我們的原型器件中的晶體管模式操作，基本邏輯電路的電路功能已得到演示。 在其記憶模式操作中，生物特徵的突觸功能被顯示用於神經形態計算。
本團隊著重在以半導體製程相容之技術，開發並驗證二維材料電晶體於積體電路之應用。關鍵成果包括：
1. 開發可積體電路化之上閘極電晶體: 成功以雙層閘極介電層技術，應用並實現超低臨界擺幅(80mV/dec) BEOL (<300oC)WS2 上閘極電晶體，該元件特性及結構與現有矽電晶體相當，並具有國際領先團隊之二維材料電晶體的水準。
2. Monolithic 3D Si FinFETs/2D MOSFETs CMOS inverter: 上下元件層與層距離僅400nm， monolithic 3DCMOS inverter特性良好，Vdd<1V,Gain>5。驗證了二維材料電晶體與主流矽鰭式電晶體可製作高效能高密度單晶片式三維積體電路。
3. All 2D material monolithic 3D CMOS inverter: 以多項低熱預算技術，成功完成上下兩層p-型二維材料電晶體與N型二維材料電晶體的三維垂直整合，展示全二維材料電晶體之三維積體電路的可行性，All 2D material monolithic 3D CMOS inverter特性優良，Vdd<2V,Gain>9。
