執行現況與成果
團隊成員
先進嵌入式記憶體三維積體電路
主持人
共同主持人
揮發性新穎記憶體具備低功耗、高速以及可微縮等特性，相比傳統記憶體更有利於應用在物聯網、人工智能等領域。其中非揮發性新穎記憶體元件當中又以磁性記憶體(MRAM)最具吸引力。本計畫將以磁性記憶體元件及獨創低溫積層型三維積體電路技術，開發人工智能、記憶體內邏輯運算之先進嵌入式記憶體三維積體電路。規劃五個子計畫分別從材料、元件、電路整合進行技術探索，最終完成具高密度(50 Mb/mm2)之1Mbits嵌入式新穎記憶體陣列晶片。
高密度(50 Mb/mm²)之1Mbits嵌入式新穎記憶體陣列晶片架構
本計畫以新穎高速記憶體元件(FeFET/MRAM)及獨創低溫積層型三維積體電路技術，開發人工智能、記憶體內邏輯運算之先進嵌入式記憶體三維積體電路。團隊展示出超高速(100ns)鐵電鰭式電晶體。另、亦開發出與Intel同級的具垂直異向性的軌道自旋力矩式磁性記體(SOT-MRAM)元件、並微縮至80nm、且創紀錄的400度熱穩定性、與積體電路連導線製程相容 (2021VLSI Highlight paper, 2021 TED and 2022 EDL)。同時研發出新的反鐵磁材料於磁性層翻轉之應用(2022 NATURE Electronics)。將持續開發高速、節能之MRAM，並將引入TSRI領先全球的3D logic/memory整合技術(已發表十多篇IEDM文章，包括FeFET-CIM)，以展示 1Mbits,50Mbits/mm2三維陣列記憶體晶片，其可延伸至2030年技術節點(1.6Gbits/mm2)。此國內學研界獨特8”BEOL 3D logic/memory整合平台、持續與指標性半導體產業界(~2000萬/年)跨領域合作，可強化台灣半導體業技術優勢。
零場操作之垂直式pSOT-MRAM技術
本團隊已建立零場操作之垂直式pSOT-MRAM技術，具高度元件微縮能力，已可微縮<150x150nm2，合乎國際領先團隊(TSMC/ITRI)於近期所展示75x230nm2 SOT-MRAM記憶體陣列技術之元件微縮水準，適合高密度嵌入式記憶體陣列之應用。此外，此pSOT-MRAM具高熱穩定性(400oC) (2021VLSI Highlight paper, 2021 TED and 2022 EDL)、高速SOT翻轉操作(5ns)、高寫入容忍度(1010 cycles)等特性，元件特性直逼國際知名團隊(Intel)、並可整合進新開發新穎高速反鐵磁材料(2022 NATURE Electronics)、零場操作之節電MRAM。
超高速(100ns) 鐵電鰭式電晶體
透過原子微結構(Hf 與Zr)比例調整與上閘極金屬優化、展示出超高速(100ns) 鐵電鰭式電晶體(Fraunhofer IPMS-CNT 於2019 IEDM展示300ns)。並開發出10nm節點鐵電電晶體技術，元件微縮能力領先國際，且具MLC(2bits)、低功耗25pJ特性，並將元件應用於128kbit 記憶體元件陣列(7 Mb/mm2)晶片。
