執行現況與成果
團隊成員
三維嵌入式阻變閘非揮發性記憶體架構:
NOR及NAND的實現
主持人
共同主持人
協同研究人員
嵌入記憶體是系統單晶片(SOC)不可或缺的核心功能之一，先進的N28/N22HKMG平面電晶體或三維立體電晶體(N16/N14 FinFET以降)的先進技術平台缺乏「嵌入式記憶體」解決方案。另一方面，電阻式記憶體，受限於sneak path、侷限的視窗(window) 、干擾(disturb) 、功耗等問題，傳統的cross-bar和1T1R尚未被廣泛採用。本計畫運用團隊多年來在電阻式記憶體研究豐碩的基礎之上，提出更有競爭力、量產更簡便、位元單位成本低的嵌入式記憶體的三維創新架構。
本計畫目標係發展與未來世代邏輯 CMOS 技術完全相容(Fully compatible with future generation logic CMOS)的 3D 嵌入式記憶體技術，建構以 FinFET 邏輯製程技術平台，搭配後段的 3D MIM 垂直堆疊，完成 3D 記憶體的開發，亦即，預計實現的 3D 記憶體架構，係根基於本團隊先前發明的單電晶體 1T RRAM 結構(RG-NVM)， 再結合吾等近期的 1TnR 架構，進一步實現以 FinFET 平台與後段 MIM 垂直堆疊(3D)，建構一項獨創品牌的 3D 記憶體，以實現NOR及NAND為測試指標。
One Transistor RRAM的結構係以MOSFET為基礎，在其閘極上續成長MIM堆疊層，完成電阻式記憶體，本團隊於2020IEDM首次發表的One-Transistor RRAM, 具有寬廣的window, Ion/Ioff可達105倍, 因此得以實現高密度3D結構發展。
QLC (Quad Level Cell)- 世界上首創4 bit/cell電阻式記憶體
本計畫第一年已完成高效能FinFET製作平台，且整合成1kb的RRAM晶片與展示，因特有的gate-type 1T1R結構，可以凌駕現有各大廠及學研界的drain-type結構，適合發展高密度的垂直式結構。我們結合自行製作的1k bits array FinFET平台， 配合周邊電路的設計及晶片製作(TSRI shuttle)，順利完成1T16R 1kbits的雛型。
該1kb的1T16R RRAM晶片雛型，可以讓1kb的設計提升到等效於16kb的設計容量。整體而言，這個完成的雛型具有下列優點: (1) 細胞元小，一個unit cell可以實現4-bit per cell共16 狀態的Multi-bit操作，具有寬廣window(2×105), 其他各大廠及學研界發表的drain-type結構僅有約10-100倍的window (不適合作Multi-bit操作), (2) 記憶體的耐久性(108)優於台積電與Intel量產的技術， (3) 資料保存特性可在125度C溫度下達到十年的可靠性 ，優於台積電與Intel量產的技術。
- Y. Lee, J. P. Wu, C. H. Liu, J. C. Guo, and S. S. Chung, “A World First QLC RRAM: Highly Reliable Resistive-Gate Flash with Record 108 Endurance and Excellent Retention,” in IEEE IRPS, March 27-30, 2023.
- E. R. Hsieh, K. T. Chen, P. Y. Chen, S. Wong, S. S. Chung, “A FORMing-Free HfO2/HfON-Based Resistive-Gate Metal–Oxide–Semiconductor Field-Effect-Transistor (RG-MOSFET) Nonvolatile Memory With 3-Bit-Per-Cell Storage Capability,” in IEEE Transactions on Electron Devices, vol. 68, no. 6, pp. 2699-2704, June 2021.
3nm FinFET電晶體的設計準則
本文針對團隊多年來發展的FinFET，建構一個可以達到3nm的設計準則。在此一設計上，FinFET採用可以增加Width folding的ATI(Active Trench Isolation)方式，增加ION電流，同時採用air-spacer以改善delay， 在整體的表現上，相較於傳統的FinFET結構，可以達到1.43倍的速度，功耗可以降低54%。同時，該製程甚為穩定，提供本計畫穩定的FinFET平台。其高效能電晶體製造技術，對半導體產業具實用價值。
- (Invited) S. S. Chung, et al., “The Extension of the FinFET Generation Towards Sub-3nm: The Strategy and Guidelines,” IEEE EDTM, March 5-9, Oita, Japan, 2022)
採用電阻式FinFET記憶體的物理不可複製功能函數(PUF)晶片
2022年9月於日本最大半導體會議SSDM的論文, The Demonstration of a Physical Unclonable Function (PUF) on a Resistive-Gate FinFET Memory，展示一個本計畫規劃完成的1kb RRAM晶片製作，且成功運用於PUF，入選為SSDM最佳論文候選。
本研究探索了阻變閘非揮發性記憶體於資訊安全方面的應用潛力，首次實作1kb的阻變閘記憶體組成的實體不可複製功能晶片(包含周邊電路)，其結果顯示了非常良好的資安參數特性。(包含Intra-HD, Inter-HD, HW, Auto-correlation, NIST-Test等。)
- M. Y. Lee, T. J. Kao, Y. C. Lee, E. R. Hsieh, J. C. Guo, and S. S. Chung, “The Demonstration of a Physical Unclonable Function (PUF) on a Resistive-Gate FinFET Memory,” SSDM, pp. 449-450, Chiba, Japan, 2022.
