執行現況與成果
團隊成員
次奈米節點鐵電電晶體關鍵技術：
鐵電反鐵電材料與物理, 低功耗記憶體及其高能效運算
主持人
共同主持人
面對「GAME超高密度與能效之等效一奈米積體電路技術」之巨大挑戰，「A世代半導體技術」必須具備: (1) 相容於當前CMOS技術之發展 (2) 低電壓低功耗技術 (3) 利於以資料為核心之運算架構(data-centric computing)用以突破記憶牆(memory wall)之瓶頸。本計畫將致力於與CMOS製程相容之HfO2-based鐵電元件關鍵技術，用以開發低功耗高密度之鐵電/反鐵電記憶體。鐵電元件之優越性在於其為一種融合記憶與運算功能且相容於CMOS技術之獨特元件，極有利於未來以資料為核心之運算，本計畫也將探索利用鐵電元件來設計高能效記憶體內運算電路。將以「子計畫一: 高密度與多位元鐵電電晶體開發」 「子計畫二: 鐵電工程開發低功耗高密度之記憶體以邁向相關應用及其存取方案」 「子計畫三: 埃層級堆疊之長效型超級鐵電-反鐵電電容研究」 「子計畫四: 次奈米節點鐵電記憶體元件模型發展與研究」 「子計畫五: 利用鐵電電晶體設計高能效記憶體內運算電路」來共同達成次奈米節點元件晶片技術之所需。
本計畫之架構
反鐵電技術與操作
反鐵電電容具有單極性操作且彼此的疲勞與漏電互相獨立特性，本團隊首創提出反向極性循環恢復(Opposite polarity cycling recovery, OPCR)於單極性交替循環操作，其中透過反向極性循環使氧空缺重新分布，使原先已疲勞的極化量與漏電可完整恢復至初始狀態，並且透過實際展示OPCR 50個週期，累積極化切換(polarization switching)至1012次，結果顯示極化量無衰退及完整恢復的特性，如圖一，此應用有機會解決現今記憶體耐用度的極限與瓶頸，將可提供未來嵌入式DRAM解決方案。相關研究成果已發表於2022 International Electron Devices Meeting (IEDM 32.5)與邀稿刊登至IEEE Transactions on Electron Devices (T-ED)。
(a) 反向極性循環恢復(Opposite polarity cycling recovery, OPCR)操作波型。(b) 反鐵電電容使用OPCR 50個週期，累積極化切換(polarization switching)至1012次。
開發超晶格(Superlattice)成長技術及高鐵電相HZO
本團隊採用超晶格(Superlattice, SL)的鐵電氧化層沉積方式，以提高鐵電相率，並以此成長模式用於雙層鐵電結構，如圖二，增加多階記憶體之穩定度，SL相較於目前固態溶解法(solid-solution, SS)，不只降低操作偏壓(VPG/ER=4V)，同時具有極低的讀取錯誤率(error rate=7.5×10-16)與優異的耐用度特性(> 109次)，並提供穩定的數據保持能力(>104s)，此外，因SL具高鐵電相率優點，可提供鐵電層高同質性(homogenous)，進一步將SL應用於三維立體電晶體結構，於尺寸微縮或立體結構上，可降低元件間的差異性(D2D variation)。以上研究結果已發表於2022 International Electron Devices Meeting(IEDM 36.6)。
(a) 使用SL及SS成長模式之雙層鐵電結構示意圖。(b) 4階記憶體操作，SL之穩定性於讀取錯誤率大幅優於SS。
關鍵反鐵電/鐵電模型技術
- 本團隊針對反鐵電/鐵電HZO，已建構出可描述其動態極化翻轉和頻率響應模型，並發表於IEDM 2021 (15.4) 。
- 本團隊已成功發展Fatigued HZO之反鐵電/鐵電動態翻轉模型並發表於IEDM 2022 (13.4)。
- 本團隊所發展之模型可用於未來反鐵電/鐵電記憶體電路模擬與設計。
